Datapath
ডেটাপাথ
রেজিস্টার, ALU, আর মাল্টিপ্লেক্সারের নেটওয়ার্ক যার মধ্য দিয়ে ডেটা প্রবাহিত হয় একটা অপারেশন সম্পাদন করতে — CPU-র 'পেশি', নিয়ন্ত্রিত হয় control unit দিয়ে।
Datapath-এর বিপরীতে control unit — একটা [[finite-state-machine|FSM]] যা datapath-এর MUX-select, register write-enable, ALU op-select-এর মতো control signal তৈরি করে (“মস্তিষ্ক”/পরিচালক)।
একটা tiny ISA (যেমন শুধু ADD/LOAD/STORE)-এর জন্য datapath = register file + ALU + memory + MUX, সব একটা bus system দিয়ে জোড়া — ঠিক এই module-এর প্রতিটা আগের লেসনের সমষ্টি, একসাথে জুড়ে।
Single-cycle ডিজাইনে control logic pure combinational (instruction opcode থেকে সরাসরি derive) — কোনো FSM লাগে না, কারণ প্রতিটা instruction ঠিক এক clock cycle-এ সম্পূর্ণ হয়। Multi-cycle ডিজাইনে control unit সত্যিকারের FSM, কারণ একটা instruction একাধিক cycle ধরে বিভিন্ন ধাপে চলে।