Flip-Flop
ফ্লিপ-ফ্লপ
একটা edge-triggered মেমরি উপাদান — শুধু clock-এর একটা নির্দিষ্ট মুহূর্তে (rising বা falling edge) state বদলায়, বাকি পুরো period-এ স্থির থাকে।
সাধারণত দুইটা [[latch]] দিয়ে তৈরি (“master-slave” গঠন) — master
CLK LOW-তে transparent, slave CLK HIGH-তে transparent, কখনো
দুইটা একসাথে transparent না। ফলে শুধু rising edge-এর ঠিক মুহূর্তের
D মান-ই output-এ প্রতিফলিত হয়।
কেন এটা সিঙ্ক্রোনাস ডিজাইনের স্ট্যান্ডার্ড: transparent latch feedback loop বা multi-stage pipeline-এ থাকলে data এক clock pulse-এ “অনেক দূর” চলে যেতে পারে (race-through)। Flip-flop-এর প্রায়-শূন্য transparency window এই সমস্যা দূর করে — প্রতি clock edge-এ ঠিক এক ধাপ ডেটা এগোয়।
Variant: D flip-flop (সরাসরি input ধরে রাখে), JK flip-flop (J=K=1-এ toggle, কোনো নিষিদ্ধ state নেই), T flip-flop (toggle-only, counter ডিজাইনের ভিত্তি)। প্রতিটা CPU register N-টা D flip-flop সমান্তরালে, একটা common clock শেয়ার করছে।